

⑩ 日本国特許庁(JP)

⑪ 特許出願公開

⑫ 公開特許公報(A)

昭61-46543

⑬ Int. Cl.⁴

識別記号

庁内整理番号

⑭ 公開 昭和61年(1986)3月6日

G 06 F 13/00
11/00

F-6549-5B
7368-5B

審査請求 未請求 発明の数 1 (全6頁)

⑮ 発明の名称 転送装置の障害処理方式

⑯ 特 願 昭59-168015

⑰ 出 願 昭59(1984)8月10日

⑱ 発 明 者 末 吉 稔 川崎市中原区上小田中1015番地 富士通株式会社内

⑲ 出 願 人 富 士 通 株 式 会 社 川崎市中原区上小田中1015番地

⑳ 代 理 人 弁 理 士 松 岡 宏 四 郎

明 細 書

1. 発明の名称

転送装置の障害処理方式

2. 特許請求の範囲

サービスプロセッサ(SVP)との間にバスインタフェースを持つ転送制御装置(CHP)において、該転送制御装置(CHP)配下の転送装置(CH)の異常、又は入出力インタフェースの異常を検出した時、直接サービスプロセッサ(SVP)へ割り込む為のインタフェース線を設け、該インタフェース線の割り込み信号によって割り込まれたサービスプロセッサ(SVP)において、上記転送装置(CH)の障害情報をログアウトし、該ログアウト終了後、上記転送装置(CH)、又は入出力装置(I/O)をリセットして、該リセット結果を上記転送制御装置(CHP)に送出するようにしたことを特徴とする転送装置の障害処理方式。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、サービスプロセッサ(SVP)インタフ

ェースを持つ転送制御装置(CHP)において、転送装置(CH)の異常、又は入出力インタフェースの異常を検出した時の障害処理方式に関する。

最近のデータ処理システムにおいては、処理すべきデータ量の増大に伴って、その処理能力は、益々向上させることが要求されている。

その一環として、入出力装置(I/O)のデータ転送速度も高速化され、記憶容量も増大化する動向にある。

従って、入出力装置の使用率も多くなってきているが、該入出力処理に関連する転送装置(CH)、入出力装置に障害が発生して、当該データ処理システムの処理装置に対して障害報告割り込みが起されると、処理装置においては、該転送装置(CH)、入出力装置に対してクリア命令を発行することになる。

然して、該クリア命令の処理時間は変わらない為、当該データ処理システムの全体の処理に対する上記クリア系のオペレーションの占める比率が大きくなる動向となり、処理装置における上記ク

リア系のオペレーションによるオーバーヘッドの増大が目立つようになってきた。

こうした事情から、転送装置(CH)、入出力装置に障害が発生しても、処理装置に対して上記クリアオペレーションによるオーバーヘッドを増加させない障害処理方式が待たれていた。

〔従来の技術〕

第3図は処理装置(CPU)、転送制御装置(CHP)がサービスプロセッサ(SVP)インタフェースを有するデータ処理システムの従来の構成を示したもので、1は記憶装置(MEM)、2は処理装置(CPU)、3は転送制御装置(CHP)、31は転送装置(CH)、4はサービスプロセッサ(SVP)、5は入出力装置(I/O)である。

サービスプロセッサ(SVP)4は当該システムの運転/保守操作を制御するサブシステムであり、上記処理装置(CPU)2、転送制御装置(CHP)3、記憶装置(MEM)1等の本体装置に対してリセット指示、スタート/ストップ指示等の操作パネル機能、処理装置(CPU)2が実行する命令の一部の代行機能

(例えば、各本体装置内の状態をログアウトする機能、診断機能等)等を有している。

これらの機能は、処理装置(CPU)2、及び転送制御装置(CHP)3とサービスプロセッサ(SVP)4との間に設けられているコマンドバス、アドレスバス、データバスとからなるインタフェースバスIB1、IB2と、処理装置(CPU)2からサービスプロセッサ(SVP)4に対して設けられている割り込み線11とによって行われる。

従って、従来方式においては、サービスプロセッサ(SVP)4から転送制御装置(CHP)3に対するアクセスは、処理装置(CPU)2からの指示に基づいて実行されており、転送制御装置(CHP)3からサービスプロセッサ(SVP)4に直接指示する機能がなかった所に特徴がある。

今、処理装置(CPU)2が転送制御装置(CHP)3に対して、入出力装置(I/O)5に対応した入出力命令を発行すると、転送制御装置(CHP)3は関連装置の状態に対応したコンディションコード(CC)を返送するが、正常であれば、記憶装置(MEM)1

からコマンドを読み取り、そのコマンドに対応した入出力オペレーションを実行する。

上記入出力オペレーションの途上で、若し転送制御装置(CHP)3が転送装置(CH)31等で発生した異常を検出すると、その旨を処理装置(CPU)2に報告する為の入出力割り込み(異常報告割り込み)を行うが、正常であれば、総ての入出力処理を終了した時点で終了割り込みを行う。

上記、異常報告割り込みの場合、処理装置(CPU)2においては、該異常報告の割り込み処理において、転送制御装置(CHP)3から記憶装置(MEM)1に書き込まれているチャネルステータス語(CSW)を見て、当該異常を解除する為に、クリア系のオペレーション(具体的には、デバイスクリア命令、クリアチャネル命令の発行)を行っていた。

上記、従来方式による転送制御装置(CHP)3の障害処理を流れ図で示すと第4図の通りとなる。

ステップ10: 転送制御装置(CHP)3において、入出力処理中の異常の有無を見る。若し異常が検出されると、処理装置(CPU)2に対して異常報告

割り込みを行うが、該異常が検出されなければ次のステップ11に移る。

ステップ11: 入出力処理を続行し、該入出力動作を終了すると処理装置(CPU)2に対して終了割り込みを行う。

ステップ20: 処理装置(CPU)2においては、当該割り込み処理において、チャネルステータス語(CSW)を見て、異常装置を識別し、転送制御装置(CHP)3を通して当該障害装置に対してクリア命令を発行する。

ステップ12: 転送制御装置(CHP)3においては、上記クリア命令を実行し、結果をコンディションコード(CC)として処理装置(CPU)2に返送する。

ステップ21: 上記コンディションコード(CC)の内容に従って、次の命令を実行する。

上記の動作は処理装置(CPU)2と転送制御装置(CHP)3との間に設けられている通常のインタフェース線によって実行される。

(発明が解決しようとする問題点)

上記の説明から明らかな如く、従来方式におい

ては、入出力処理中に異常が検出されると、単に処理装置(CPU) 2 に対して異常割り込みを行うだけで、処理装置(CPU) 2 においては、チャネルステータス語(CSW) を見て、障害装置に対応したクリア命令を転送制御装置(CHP) 3 に対して発行することになり、該クリア命令の実行が終了する迄、ハングアップの状態となる他、該クリア命令を実行することにより、異常装置内の障害状態が消滅して、該異常の内容が得られない為、該障害が潜在化してしまうと云う問題があった。

本発明は上記従来の欠点に鑑み、処理装置(CPU) 2 で、異常装置に対するクリア命令を発行することによって生じる処理装置(CPU) 2 のハングアップに伴うオーバーヘッドを削減する方法を提供することを目的とするものである。

(問題点を解決する為の手段)

この目的は、処理装置(CPU) が入出力命令を発行し、転送制御装置(CHP) が入出力処理中に、転送装置(CH)の異常、又は入出力インタフェースの異常を検出した時、直接サービスプロセッサ(SVP

)へ割り込む為のインタフェース線を設け、該インタフェース線の割り込み信号によって割り込まれたサービスプロセッサ(SVP) において、上記転送装置(CH)の障害情報をログアウトし、該ログアウト終了後、上記転送装置(CH)、又は入出力装置(I/O) をリセットして、該リセット結果を上記転送制御装置(CHP) に送出するようにした本発明の転送装置の障害処理方式によって達成される。

(作用)

即ち、本発明によれば、転送装置(CH)が入出力処理中に、例えばマシンチェック、或いはインタフェースチェックを検出すると、転送制御装置(CHP) が直ちにサービスプロセッサ(SVP) に割り込み、該割り込まれたサービスプロセッサ(SVP) が、その時の転送装置(CH)の状態をログアウトした後、該チェック内容に対応したクリアオペレーション(例えば、マシンチェックの時はチャネルクリア、インタフェースチェックの時は入出力装置のクリア)を行った後、該クリア結果を転送制御装置(CHP) に転送し、該報告を受けた転送制御装置(CHP

)は、該検出した異常情報をチャネルステータス語(CSW) として設定して、処理装置(CPU) に対して、割り込みによって報告するようにしたものである。処理装置(CPU) は該報告された内容により、該クリアオペレーションが成功していれば間欠障害として再試行を行うことができ、該クリアオペレーションが不成功であれば、入出力装置障害、或いは転送装置(CH)障害として識別することができる。

従って、固定障害の時は処理装置(CPU) においてクリア命令を発行する処理が省略でき、間欠障害の時は直ぐに対象装置に対して再試行ができる効果がある。

(実施例)

以下本発明の実施例を図面によって詳述する。第1図は本発明を一実施例をブロック図で示した図であり、第2図は本発明を実施した転送制御装置(CHP) 3 の障害処理を流れ図を示した図であり、転送装置(CH) 31 で入出力処理中に障害が発生した時、該障害が検出されると、直接サービスプロ

セッサ(SVP) 4 に割り込むようにして、該サービスプロセッサ(SVP) 4 に備えられているログアウト機能、命令代行機能を用いて、障害を起こしている転送装置(CH) 31、或いは入出力装置(I/O) 5 に対してログアウト、及びクリアオペレーションを行う所に特徴がある。

先ず、第1図によって、本発明の概念を説明する。本図において、1 ~5, 31, IB1, IB2, I1 は第3図で説明したものと同一のものであり、転送制御装置(CHP) 3 からサービスプロセッサ(SVP) 4 に設けられている割り込み線12が本発明を実施するのに必要なもので、従来のデータ処理システムにはなかった機能である。

今、転送装置(CH) 31 の何れかで障害が発生すると、転送制御装置(CHP) 3 内において、該障害検出信号の論理和がとられ、割り込み線12を通して、直接サービスプロセッサ(SVP) 4 に割り込むように動作する。

サービスプロセッサ(SVP) 4 においては、該転送制御装置(CHP) 3 からの割り込み信号を認識し

て、当該転送装置(CH) 31の内容を前述のインタフェースバスIB2を通してログアウトし、サービスプロセッサ(SVP) 4内のファイルに格納した後、該ログアウト情報を見て、障害内容を認識し、該障害内容に対応して、例えばマシンチェックエラーの時は転送装置(CH) 31に対してクリア命令を発行し、インタフェースチェックエラーの時は、転送装置(CH) 31を通して入出力装置(I/O) 5に対してクリア命令を発行するように機能する。

該クリア動作の結果については、上記インタフェースバスIB2を通して読み取り、結果に対応したステータス情報(例えば、クリア成功:00、クリア不成功:03とする)を生成して、同じインタフェースバスIB2を通して転送制御装置(CHP) 3に送出するように動作する。

転送制御装置(CHP) 3においては、該ステータス情報を、例えばチャネルステータス語(CSW)の特定領域(例えば、空き領域)に設定し、処理装置(CPU) 2に対して、通常の終了割り込みを行う。

上記、本発明による転送制御装置(CHP) 3の障

害処理動作の流れ図で示したものが第2図である。以下、各ステップの動作について、第1図を参照しながら詳細に説明する。

ステップ10: 転送制御装置(CHP) 3において、入出力処理中の異常の有無を見る。若し異常が検出されると、サービスプロセッサ(SVP) 4に対して異常報告割り込みを行うが、該異常が検出されなければ処理装置(CPU) 2に対して終了割り込みを行う。

ステップ30: サービスプロセッサ(SVP) 4においては、障害の発生した転送装置(CH) 31に対して、インタフェースバスIB2を通して、ログアウトを行う。具体的には、該インタフェースバスIB2のコマンドバスにスキャンアウトコマンドを載せ、アドレスバスにログアウトを必要とするラッチのアドレスを載せて、イネーブル信号をオンとすることにより、当該ラッチの状態をデータバスを通して読み取ることができる。以下、アドレスを更新して、同じ操作を繰り返すことにより、必要なラッチの状態を順次、サービスプロセッサ(S

VP) 4内のログメモリに読み取ることができる。上記ログアウト動作が終了すると次のステップ31に移る。

ステップ31: 上記ログメモリに格納されているラッチの状態の内、各転送装置(CH) 31、入出力インタフェースの障害状態を示すラッチを選択して読み出し、異常装置の判定を行う。

そして、該異常装置が転送装置(CH) 31の場合にはステップ33に飛び、入出力インタフェースの障害の時にはステップ32に飛ぶ。

ステップ32: 入出力インタフェースの障害と云うことで、インタフェースバスIB2のコマンドバスに、クリアコマンドを載せ、アドレスバスに当該入出力インタフェースに接続されている入出力装置(I/O)のアドレスを与えて、イネーブル信号をオンとすることにより、当該入出力装置(I/O) 5をクリアすることができる。

ステップ33: 転送装置(CH) 31の障害と云うことで、インタフェースバスIB2のコマンドバスに、クリアコマンドを載せ、アドレスバスに当該転送

装置(CH) 31のアドレスを与えて、イネーブル信号をオンとすることにより、当該転送装置(CH) 31をクリアすることができる。

ステップ34: ステップ32、又はステップ33で実行したクリアオペレーションの結果を、適当なタイミングをとった時点で、上記ログアウトと同じ手順で、特定のラッチの状態を読み取ってクリア成功/不成功の判定を行う。

若し、クリア結果が不成功の場合には、ステップ35に飛ぶが、クリア成功の場合にはステップ36に飛ぶ。

ステップ35: クリア不成功と云うことで、ステータス情報'03'を生成した後、インタフェースバスIB2のコマンドバスにレジスタスキャンインコマンドを載せ、アドレスバスにチャネルステータス語(CSW)の特定フィールドを指定するアドレスを与え、データバスに上記クリア結果を示すステータス情報を与えて、イネーブル信号をオンにして、該ステータス情報を転送制御装置(CHP) 3内のチャネルステータス語(CSW)に設定する。

次に、同じスキャンインコマンドを用いて、「割り込みビット」をオンとして、ステップ13に飛ぶ。

ステップ36：クリア成功と云うことで、ステータス情報'00'を生成した後、インタフェースバスIB2のコマンドバスにレジスタスキャンインコマンドを載せ、アドレスバスにチャンネルステータス語(CSW)の特定フィールドを指定するアドレスを与え、データバスに上記クリア結果を示すステータス情報を与えて、イネーブル信号をオンにして、該ステータス情報を転送制御装置(CHP)3内のチャンネルステータス語(CSW)に設定する。

次に、同じスキャンインコマンドを用いて、「割り込みビット」をオンとして、ステップ13に飛ぶ。

ステップ13：転送制御装置(CHP)3において、上記「割り込みビット」がオンとなったことを検出すると、処理装置(CPU)2に対して、通常の終了割り込みを実行するように動作する。

このようにして、本発明においては、従来、処

理装置(CPU)2において実行していた、転送装置(CH)3において検出された障害装置に対するクリアオペレーションが、サービスプロセッサ(SVP)2によって行われるので、処理装置(CPU)2はクリア系の命令を発行しないで済むと共に、該障害装置の状態が、サービスプロセッサ(SVP)4のファイルメモリに格納されるので、障害解析が早期に解決できると云う特徴がある。

(発明の効果)

以上、詳細に説明したように、本発明の転送装置の障害処理方式は、転送装置(CH)が入出力処理中に、例えばマシンチェック、或いはインタフェースチェックを検出すると、直ちにサービスプロセッサ(SVP)に割り込み、該割り込まれたサービスプロセッサ(SVP)が、その時の転送装置(CH)の状態をログアウトした後、該チェック内容に対応したクリアオペレーション(例えば、マシンチェックの時はチャンネルクリア、インタフェースチェックの時は入出力装置のクリア)を行った後、該クリア結果を転送制御装置(CHP)に転送し、該報

告を受けた転送制御装置(CHP)は、該検出した異常情報をチャンネルステータス語(CSW)として設定して、処理装置(CPU)2に対して、割り込みによって報告するようにしたものである。処理装置(CPU)は該報告された内容により、該クリアオペレーションが成功していれば間欠障害として再試行を行うことができ、該クリアオペレーションが不成功であれば、入出力装置障害、或いは転送装置(CH)障害として識別することができる。

従って、固定障害の時は処理装置(CPU)においてクリア命令を発行する処理が省略でき、間欠障害の時は直ぐに対象装置に対して再試行ができる効果がある。

4. 図面の簡単な説明

第1図は本発明の一実施例をブロック図で示した図。

第2図は本発明を実施して、転送制御装置(CHP)で障害処理を行う場合の動作を流れ図で示した図。

第3図は従来方式によって、転送制御装置(CHP)で障害処理を行う場合の構成例を、ブロック図で

示した図。


第4図は従来方式によって転送制御装置(CHP)で障害処理を行う場合の動作を流れ図で示した図である。

図面において、


1 は記憶装置(MEM), 2 は処理装置(CPU),
3 は転送制御装置(CHP), 31 は転送装置(CH),
4 はサービスプロセッサ(SVP),
10, 11, 12, 20, 21, 30 ~ 36 は動作ステップ,
IB1, IB2 はインタフェースバス,
11, 12 は割り込み線,
をそれぞれ示す。

代理人 弁理士 松岡宏四郎







第1図



第2図



第3図



第4図